

【A 卷】

中華電信股份有限公司 96 年新進從業人員遴選試題

類別：工務類專業職(一)專員

科目：計算機結構

\*請填寫入場通知書號碼：

注意：①作答前須檢查試卷與答案卡所標示之卷別(分 A、B 卷)是否一致，以及入場通知書號碼、桌角號碼、應試類組是否相符。  
 ②本試卷正反兩頁共 50 題，每題 2 分，限用 2B 鉛筆在「答案卡」上作答。  
 ③本試卷之試題皆為單選選擇題，請選出最適當答案，答錯不倒扣；未作答者，不予計分。  
 ④答案卡務必繳回，未繳回者該科以零分計算。

1. 假設存取快取記憶體的時間為 40ns 且命中率為 0.95，而存取主記憶體的時間為 200ns。請問此記憶體系統的有效存取時間為多少 ns？  
 ① 40                      ② 48                      ③ 50                      ④ 12
2. 關於記憶體管理中分頁法 (page) 和分段法 (segment) 的敘述，下列何者錯誤？  
 ① 此二種方法可以合併使用                      ② 二種方式皆允許程式長度大於記憶體容量  
 ③ page 之大小固定，segment 之大小不固定                      ④ 分段法不允許動態性的資料 linking 及 loading
3. 一採用位元組定址 (byte addressing) 的系統，其字組 (word) 大小為 32 位元 (bit)。試問欲定址記憶體大小為 32 個字組的記憶體需要多少條位址線？  
 ① 5                      ② 6                      ③ 7                      ④ 8
4. 下列何者不是微程式 (microprogramming) 控制的優點？  
 ① 速度比較快                      ② 較具結構性                      ③ 彈性較大                      ④ 容易維護
5. 程式計數器 (program counter) 的功能為：  
 ① 暫存指令                      ② 控制程式執行的順序  
 ③ 記錄程式執行的狀態                      ④ 記錄下一道指令的位址
6. 請問 IEEE 754 所定義的浮點數，最大為多少？  
 ① 0 11111111 100000000000000000000000  
 ② 0 11111111 11111111111111111111111111111111  
 ③ 1 11000000 10000000000000000000000000000000  
 ④ 0 10000000 00000000000000000000000000000000
7. 一個程式中的可平行部份約佔多少百分比時，才能從 20 個 CPU 得到 5 倍的增速？  
 ① 95                      ② 91                      ③ 84                      ④ 80
8. 下列對計算機算術的敘述，何者正確？  
 ① 二個浮點數相加不可能產生溢位 (overflow)  
 ② 二個不同符號的整數相加可能產生溢位  
 ③ 浮點數加法不具結合性 (associative)  
 ④ 標準的布氏演算法 (Booth's algorithm) 在所有情況下皆能增進乘法的效能
9. 試算出下列程式區段中 X= X+1 被執行了多少次？  

```

For (I=1; I<=100; I++)
  For (J=1; J<=I; J++)
    For (K=1; K<=J; K++)
      X= X+1;

```

 ① 171700                      ② 100000                      ③ 176851                      ④ 970200
10. 假設一程式會循序存取下列區塊 1、6、34、9、34、6、1、9、41。如果一計算機系統採用一 8 個區塊 (entry) 大小的直接對映式 (direct-mapping) 快取記憶體，試問會發生多少次快取失誤 (miss)？  
 ① 5                      ② 6                      ③ 7                      ④ 8
11. 下列何者屬於指令集架構 (Instruction Set Architecture) 的定義？  
 ① 暫存器個數                      ② 快取記憶體組織  
 ③ 加法器組織                      ④ 管線深度 (pipeline depth)

12. 假設在 1000 次記憶體存取中，有 40 次的失誤 (miss) 發生在第一層快取記憶體，20 次的失誤發生在第二層快取記憶體，請問第一層、第二層，及整體的快取失誤率各是多少？  
 ① 4%，50%，2%                      ② 4%，2%，6%                      ③ 4%，50%，6%                      ④ 4%，2%，2%
13. 在指令集中加入較複雜的指令，主要的優點是：  
 ① 降低程式的大小                      ② 降低 CPI  
 ③ 提昇頻率                      ④ 增加 MIPS (million instruction per second)
14. 針對單一週期 (single cycle)、多重週期 (multicycle) 和管線化 (pipelined) 實作 MIPS 機器，下列敘述何者正確？  
 ① 單一週期的時脈週期最短                      ② 多重週期的時脈頻率最慢  
 ③ 管線化有最小的 CPI                      ④ 單一週期所需的硬體最簡單
15. 下列對 RISC (reduced instruction set computer) 及 CISC (complex instruction set computer) 之敘述，何者錯誤？  
 A. CISC CPU 有較複雜的指令集  
 B. RISC CPU 指令長度多為固定  
 C. RISC CPU 定址模式較多  
 D. 通常對同一個程式而言，RISC CPU 指令數會少於 CISC CPU  
 ① 僅 C                      ② 僅 A、B                      ③ 僅 C、D                      ④ 僅 A、B、D
16. 編譯器技術不能改善下列何者？  
 ① CPI (clock per instruction)                      ② 時脈頻率  
 ③ 指令數目                      ④ 控制危障 (control hazard)
17. 下列何種最佳化方法會找出共同子運算，並將第一次計算的值，存入暫時的變數中，以免重覆計算？  
 ① 程式碼移動 (code motion)  
 ② 常數替換 (constant propagation)  
 ③ 複製替換 (copy propagation)  
 ④ 去除共同子運算 (common subexpression elimination)
18. 管線中的前饋 (forwarding) 技術無法改進下列何者？  
 ① 程式指令數目                      ② 執行時間  
 ③ 資料危障產生的暫停                      ④ CPI (clock per instruction)
19. 在一個資料區塊大小為 16KB，且每個區塊為 4 個字組 (每個字組 4 個 bytes) 的直接對映 (direct-mapping) 快取，假設位址為 32 位元，則此快取需要多少位元 (含一有效位元)？  
 ① 147K 位元                      ② 148K 位元                      ③ 149 K 位元                      ④ 150 K 位元
20. 有一 32 位元的虛擬位址，每頁為 4KB，分頁表的每個 Entry 為 4 bytes，則分頁表的總大小為何？  
 ① 1MB                      ② 2MB                      ③ 4MB                      ④ 8MB
21. 暫存器檔 (register file) 係屬下列何者的一部份？  
 ① 快取記憶體                      ② DRAM                      ③ CPU                      ④ Flash memory
22. 下列何項技術可以加速一道指令 (fetch、decode、execute) 的完成？  
 ① 雙核心                      ② 管線化                      ③ 超純量                      ④ 快取記憶體
23. 利用重新組織迴圈，使其重組後之迴圈中每一個回合 (iteration) 內的指令是從原來迴圈不同回合中挑選組合而成的，這種技術稱為：  
 ① 迴圈向量化 (loop vectorized)                      ② 軟體管線 (software pipelining)  
 ③ 迴圈展開 (loop unrolling)                      ④ 動態排程 (dynamic scheduling)
24. 下列有關平行化 (parallelism) 的技術，何者可減少流程危障延遲 (control hazard stall)？  
 ① 追蹤排程 (trace scheduling)                      ② 前饋 (forwarding)  
 ③ 軟體管線 (software pipelining)                      ④ 迴圈展開 (loop unrolling)

【請接續背面】

