43060

43260

97年特種考試地方政府公務人員考試試題 代號:43160 全一頁

等 別:四等考試

類 科:電力工程、電子工程、電信工程

科 目:電子學概要考試時間:1小時30分

座號:

※注意: (一禁止使用電子計算器。

(二)不必抄題,作答時請將試題題號及答案依照順序寫在試卷上,於本試題上作答者,不予計分。

- 一、請使用一個運算放大器 (Operational Amplifier) 設計一直流電壓隨耦器 (DC Voltage Follower)。 (20分)
- 二、請運用一個高速 PN 接面二極體 (High-Speed PN Junction Diode) 設計一調幅波峯 檢測電路 (AM Envelope Detector)。 (20 分)
- 三、當設計一共源極接面場效電晶體交流放大器(Common-Source JFET) 時,常將一"電阻與電容並聯電路"連接於電晶體源極(Source Terminal) 與地(Ground)之間。請問此"電阻與電容並聯電路"中之(一)電阻的功能為何?(10分)(二)電容的功能為何?(10分)
- 四、擬使用一個"反向邏輯閘"(NOT Gate)、一個 32.768 kHz 石英晶體振盪子 (Crystal Resonator) 與兩個陶瓷電容(Ceramic Capacitor) 設計一石英振盪器 (Crystal Oscillator),請畫出此 32.768 kHz 石英振盪電路圖。(20分)
- 五、請運用一個"或邏輯閘"(OR Gate) 與最少之"反向邏輯閘"(NOT Gate)來代替一 "及邏輯閘"(AND Gate),請畫出此替代電路圖。(20分)